SRAM-6264(静态RAM) 和DRAM(动态RAM2164)

SRAM-6264(2的标准地址线×数据线)

1. 芯片地址译码是 A0~A12共13位地址译码电路
2. 芯片有I/O0-I/O7共八位数据传送线
3. 所以该芯片是8K*8位的。

DRAM 2164 功能及使用特性(2条DB、8条AB)

2164容量为64k×1bit，内部有65536个动态存储单元。整个芯片每 2ms需要刷新一遍，若每次刷新512个存储单元。64k个存储单元需要有128个刷新周期，则每个刷新周期为 15.625 μs(微秒) 封装时仅将8条地址线引出到芯片外部引脚，即 A0~A7

特点：行和列分两部分送进去

DRAM 2164读写原理

先由行地址选通信号，行地址选通信号 RAS 将先送入的8位行地址到片内行地址锁存器，然后由列地址选通信号 CAS 将后送入的8位列地址送到片内地址锁存器。16位地址信号选中64k个存储单元的一个单元。

数据线是输入和输出分开的，由 WE 信号控制读写，无专门的片选信号。

DRAM2164，它会选中4部分的同一行进行刷新，每次刷新512个单元。

DRAM 2164 一共有三种刷新方式

刷新：是对信息读出在写入(假读)，所以所需要的时间是0.5 μs(微秒)。一共 128×0.5 μs(微秒) = 64 μs(微秒)

1. 集中刷新：(有死区)
   1. 在规定的一个刷新周期内(128个周期)，对全部存储单元，集中一段时间逐进行刷新(用专门的时间进行刷新，刷新的时间不能被访问)
   2. 每2ms刷新一次，64k单元(间隔)
   3. 每一次刷新512单元，需 0.5μs(微秒)，128×0.5=64 μs(微秒，刷新时间)
2. 分散刷新：
   1. 是指对每行存储单元的刷新分散到每个存储周期完成(对某一行某芯片进行读写操作后，紧接着刷新，包含在了读写周期内) 刷新的时间：读写 0.5 μs+ 刷新 0.5 μs
      1. 例：对128×128的矩阵的存储芯片进行刷新，读/写周期为 0.5 μs (读或写一次) 将刷新分散到存储周期内完成，则存储周期就包含了刷新时间。
   2. 优点：无死区
   3. 缺点：存储周期长，整个系统的速度降低了。
3. 异步刷新(DRAM 2164 的选用方式)：
   1. 前两种的结合，缩短了时间，充分利用了最大刷新间隔为 2ms的特点(只要2ms内对这一行进行刷新一遍就行)。
      1. 例：对128×128的矩阵的存储芯片进行刷新，存储周期为0.5s，刷新周期为2ms。
      2. 2ms对每行刷新一遍。
         1. 2000 μs ÷ 128 ≈ 15.6 μs
      3. 即每隔 15.6 μs刷新一行，每行的刷新时间仍然为 0.5 μs，刷新一行就停一个存储周期，"死时间缩短了为 0.5 μs"(15.6μs内刷新一行，其他全用来读写)。
   2. 这种方案克服了分散刷新许独占 0.5μs 用于刷新，使存取周期加长且降低速度的缺点，又不会出现集中刷新的访问，"死区"问题，从根本上提高了工作效率。

DRAM2164总结

1. 2164容量是 64k × 1位 ，为减少引脚，地址线分为两部分：行地址和列地址。
2. 数据线的输入和输出是分开的。每一次刷新 512 个存储单元。
3. 异步刷新是最终采用的方式，异步刷新 2ms 刷新 128 行 每个刷新周期 15.625 μs (微秒)